ポート生成時のPort命名に関して

サポート宛にいただきましたご質問の要約です。

○ご質問
SysML 内部ブロック図要素のポートに関して、ポートを新しく作った場合にポート名が「Port<連番>」で生成されると思います。
ポート生成時のPort命名に関して下記教えてください。
1. Portの接続されるブロック名を接頭語とするようなポート名で生成可能であるか？ 例えば、ブロック名が制御ブロックとした場合、ポート名を「制御ブロック_Port1」など
2. Portを新規に作成する場合に、特定の文字列を追加した状態でポート生成することが可能であるか？例えば、「Input_Port1」のようにInputを自動で名前に付与した状態で生成するなど。

○回答
申し訳ございませんが、現在のEAでは該当の機能はありません。ご要望への対応としては、EAのAPIを利用しお客様独自で実装・拡張を行っていただく方法しかないと考えております。

API・アドインにつきましては、下記URLにさまざまなリンクがありますので、ご覧頂けますようお願いいたします。

◇APIとアドイン
https://www.sparxsystems.jp/products/EA/tech/API.htm
◇アドイン
https://www.sparxsystems.jp/products/EA/tech/CreateAddin.htm