SysML内部ブロック図におけるポートの入れ子表現方法について

サポート宛にいただきましたご質問の要約です。

○ご質問
SysMLの内部ブロック図において、ポートの入れ子表現を行いたいと考えております。

ブロック定義図については御社が提供されている下記資料に従うことで入れ子表示できましたが、
https://www.sparxsystems.jp/bin/docs/SysML_Operation.pdf
内部ブロック図については、属性・操作と付属要素の一覧にはポートが表示されるものの、ポートを選択してもダイアグラムに反映されません。

バージョン13.5では内部ブロック図においてもポートの入れ子表現ができていたと思います。この現象はバージョン14でのバグなのか、あるいは操作方法が変更になったのか、アドバイスをいただければ幸いです。

○回答
ご指摘の現象を弊社環境でも確認致しました。EAバージョン14.0でのバグと推測いたします。貴重なご指摘ありがとうございます。開発元に連絡するように致します。

ご迷惑をおかけしており申し訳ありませんが、現時点では、EA14.0で有効な回避方法はないものとの推測いたしております。