掲示板一覧 - トピック一覧 SysML 内部ブロック図のポートのラベルの位置について |
スレッド表示 | 古いものから | 前のトピック | 次のトピック | 下へ |
投稿者 | トピック |
---|---|
umesan | 投稿日時: 2020-2-10 13:34 |
EA Administrator 投稿: 1502 |
内部ブロック図のポートのラベルの位置についてサポート宛てにいただきましたご指摘の要約です。
○ご指摘 内部ブロック図で、ポートと代理ポートの定義で、ブロック要素に配置した時のデフォルトのラベルの位置が異なります。 これは同じにできないのでしょうか? 〇回答 ご指摘の現象を確認致しました。お手数をおかけしており申し訳ございません。 ステレオタイプがないポートで、ラベルの位置を移動していない場合は、ブロックにおけるポートの位置で、ラベルの位置を自動調整しておりました。 しかし、ステレオタイプ付きの場合は、ラベルの位置を移動した時と同じ動作になっており、ラベルのポートからの相対位置が固定となってしまっているようです。 現時点でのEAでは適切な回避方法を発見することができませんでした。 開発元に連絡するように致します。 |
スレッド表示 | 古いものから | 前のトピック | 次のトピック | トップ |